富士通のSPARCが色々おもしろそう

http://www.yomiuri.co.jp/science/news/20090513-OYT1T00570.htm
読売になにやら訳の分からん記事があるのでなんだこりゃ、と調べてみた。
富士通が世界最速となるCPU「Venus」を開発、処理速度はIntelの最速モデルの2.5倍 - GIGAZINE
どうやら、VenusってCPUは128GFlopsだから速いよ凄いよと、そういう事らしい。
そんな事言ったらRadeonHD4870は1.2TFLOPSだよ、FLOPSがでかいって騒ぐのに意味なんか無いよ、と某掲示板では冷ややかな意見が。まぁ、そうだよね。

で、色々ググってたらこのチップの前のチップについて富士通の中の人が語ってる記事がおもしろかった：
http://journal.mycom.co.jp/articles/2008/09/02/hotchips3/001.html
"科学技術計算むけにコア間でのOpenMP並列化の効率を改善するため、ハードウェアバリア機構を追加している。
これにより、コア間の同期に必要な時間は60nsに短縮され、ソフトウェアでバリアを実現する場合に比べて1/10になったという。"

こういうのが僕のさわってるようなマルチコアCPUにも充実してればどんなにか楽なんだろうなぁと遠い目になってみる。

注目したのはここから：
"SPARCのレジスタウインドウアーキテクチャのためにビット数の多い整数レジスタファイルにECCを付け、この部分のエラーから回復できるようにして、耐エラー性を改善した。"
おお、レジスタにECCが付いてるのか、すげー。

ほとんどの部分でエラー訂正出来ますよ、と。

まぁ、面積比で見ると大部分がキャッシュな罠、だろうけど。

最後にVenusについてちょっと言及されてて”SPARC V9仕様にHPC-ACEと呼ぶSIMD拡張仕様を追加”したアーキテクチャとの事。
どこのプロセッサもみんなこういう方向に向かってるって訳かな。

カーネルばかり弄っているとSIMDとか浮動小数点演算とか使う機会が無くってちっとも真面目に触ってないな。
個人的に音声／動画のエンコーダ・デコーダを作ろうとか、3Dのレンダラーを書こうとか思った事もないし。